電源完整性的相關問題——電源噪聲分析

2016-11-11 by:CAE仿真在線來源:互聯(lián)網

近期完成了一個大公司的電源完整性分析,這個對于電子產品相當重要,下面給大家科普一下:

什么是電源噪聲?

一提到電源噪聲,相信就會引起很多電子工程師的共鳴。我們平時所說的電源噪聲到底是什么呢?它等同于電源紋波嗎?事實上,電源噪聲不同于電源紋波,它是出現在輸出端子間的紋波以外的一種高頻成分。而紋波是出現輸出端子間的一種與輸入頻率、開關頻率同步的成分,是疊加在穩(wěn)定直流信號上的交流干擾信號。

電源噪聲波形

電源噪聲的分析方法:

在電源噪聲的分析過程中,比較經典的方法是使用示波器觀察電源噪聲波形并測量其幅值,據此判斷電源噪聲的來源。但是隨著數字器件的電壓逐步降低、電流逐步升高,電源設計難度增大,在觀察時域波形無法定位故障時,可以通過 FFT(快速傅立葉變換)方法進行時頻轉換,將時域電源噪聲波形轉換到頻域進行分析。電路調試時,從時域和頻域兩個角度分別來查看信號特征,可以有效地加速調試進程。

示波器的頻域分析功能是通過傅立葉變換實現的,傅立葉變換的實質是任何時域的序列都可以表示為不同頻率的正弦波信號的無限疊加。我們分析這些正弦波的頻率、幅值和相位信息,就是將時域信號切換到頻域的分析方法。數字示波器采樣到的序列是離散序列,所以我們在分析中最常用的是快速傅立葉變換(FFT)。 FFT算法是對離散傅立葉變換(DFT)算法優(yōu)化而來,運算量減少了幾個數量級,并且需要運算的點數越多,運算量節(jié)約越大。

示波器捕獲的噪聲波形進行FFT變換,有幾個關鍵點需要注意:

1、根據耐奎斯特抽樣定律,變換之后的頻譜展寬(Span)對應與原始信號的采樣率的1/2,如果原始信號的采樣率為1GS/s,則FFT之后的頻譜展寬最多是500MHz;

2、變換之后的頻率分辨率(RBW Resolution Bandwidth)對應于采樣時間的倒數,如果采樣時間為10mS,則對應的頻率分辨率為100Hz;

3、頻譜泄漏,即信號頻譜中各譜線之間相互干擾,能量較低的譜線容易被臨近的高能量譜線的泄漏所淹沒。避免頻譜泄漏可以盡量采集速率與信號頻率同步,延長采集信號時間及使用適當的窗函數。

電源噪聲測量時要求采集的信號時間可以足夠長,可以認為覆蓋到了整個有效信號的時間跨度。

電源噪聲的來源:

電源系統(tǒng)的噪聲來源有三個方面:

第一,穩(wěn)壓電源芯片本身的輸出并不是恒定的,會有一定的波紋。這是由穩(wěn)壓芯片自身決定的,一旦選好了穩(wěn)壓電源芯片,對這部分噪聲我們只能接受,無法控制。

第二,穩(wěn)壓電源無法實時響應負載對于電流需求的快速變化。穩(wěn)壓電源芯片通過感知其輸出電壓的變化,調整其輸出電流,從而把輸出電壓調整回額定輸出值。多數常用的穩(wěn)壓源調整電壓的時間在毫秒到微秒量級。因此,對于負載電流變化頻率在直流到幾百KHz之間時,穩(wěn)壓源可以很好的做出調整,保持輸出電壓的穩(wěn)定。當負載瞬態(tài)電流變化頻率超出這一范圍時,穩(wěn)壓源的電壓輸出會出現跌落,從而產生電源噪聲?，F在,微處理器的內核及外設的時鐘頻率已經超過了600兆赫茲,內部晶體管電平轉換時間下降到800皮秒以下。這要求電源分配系統(tǒng)必須在直流到1GHz范圍內都能快速響應負載電流的變化,但現有穩(wěn)壓電源芯片不可能滿足這一苛刻要求。我們只能用其他方法補償穩(wěn)壓源這一不足,這涉及到后面要講的電源去耦。

第三,負載瞬態(tài)電流在電源路徑阻抗和地路徑阻抗上產生的壓降。PCB板上任何電氣路徑不可避免的會存在阻抗,不論是完整的電源平面還是電源引線。對于多層板,通常提供一個完整的電源平面和地平面,穩(wěn)壓電源輸出首先接入電源平面,供電電流流經電源平面,到達負載電源引腳。地路徑和電源路徑類似,只不過電流路徑變成了地平面。完整平面的阻抗很低,但確實存在。如果不使用平面而使用引線,那么路徑上的阻抗會更高。另外,引腳及焊盤本身也會有寄生電感存在,瞬態(tài)電流流經此路徑必然產生壓降,因此負載芯片電源引腳處的電壓會隨著瞬態(tài)電流的變化而波動,這就是阻抗產生的電源噪聲。在電源路徑表現為負載芯片電源引腳處的電壓軌道塌陷,在地路徑表現為負載芯片地引腳處的電位和參考地電位不同(注意,這和地彈不同,地彈是指芯片內部參考地電位相對于板級參考地電位的跳變)。

開放分享：優(yōu)質有限元技術文章,助你自學成才